设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › 使用VCS进行网表仿真的的困惑

12 / 2 页

返回列表发新帖

楼主: gordonyjh

[求助] 使用VCS进行网表仿真的的困惑

发表于 2020-12-10 10:07:28 | 显示全部楼层

nativeda 发表于 2013-7-18 00:05
现在很少会做不带SDF的门仿了吧？如果确实需要，就用+delay_mode_zero吧

请教一下，如果增加+delay_mode_zero还需要增加nospecify选项吗

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-9 19:17 , Processed in 0.079172 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表