设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Qsys是不是只能在处理器为NIOS的时候才能生成simulation ...

返回列表发新帖

查看: 1651|回复: 0

[求助] Qsys是不是只能在处理器为NIOS的时候才能生成simulation model？

发表于 2013-7-6 09:34:46 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

现在是利用MCU+FPGA形式，MCU利用Avalon-MM总线桥接入到Qsys系统，然后生成simulation model的时候发现系统报错说这个总线桥模块不支持生成simulation model。这样是不是说我就不能直接对Qsys系统做仿真了？求大神指导。。。谢谢了

相关帖子

回复

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 13:22 , Processed in 0.107388 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表