在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 3133|回复: 3

[讨论] 求解关于一道笔试题,用Verilog编一个接口转换电路

[复制链接]
发表于 2013-6-18 15:56:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
360软件小助手截图20130618155347.jpg 求助啊?哪位大神给讲讲思路,谢谢啦。
发表于 2013-8-15 11:38:11 | 显示全部楼层
顶起顶起
发表于 2013-8-24 10:05:00 | 显示全部楼层
我也是新手,是串行输入,并行输出,采用两个不同的时钟源。
发表于 2013-8-25 14:52:16 | 显示全部楼层
就是一串并转换,加一个异步传输就OK
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 02:04 , Processed in 0.085008 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表