设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 不错的synopsys的关于astro的cts的培训资料

1 2 3 4 567 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

楼主: hjfncut

不错的synopsys的关于astro的cts的培训资料

发表于 2009-1-13 10:24:24 | 显示全部楼层

下了，好东西，回去慢慢看，谢谢。

回复支持反对

发表于 2009-1-15 16:21:43 | 显示全部楼层

回复支持反对

发表于 2009-1-15 16:22:47 | 显示全部楼层

回复支持反对

发表于 2009-1-23 00:41:45 | 显示全部楼层

cts資料找好久了謝謝

cts資料找好久了謝謝

回复支持反对

发表于 2009-1-25 14:45:13 | 显示全部楼层

Verification_Methodology_Manual_for_SystemVerilog.pdf

回复支持反对

发表于 2009-2-5 19:09:01 | 显示全部楼层

Thanks

回复支持反对

发表于 2009-2-6 00:33:45 | 显示全部楼层

kankan

回复支持反对

发表于 2009-2-15 14:33:45 | 显示全部楼层

楼主真是好人啊

回复支持反对

发表于 2009-2-17 07:12:46 | 显示全部楼层

不错，谢谢分享

回复支持反对

发表于 2009-2-17 22:02:21 | 显示全部楼层

谢谢楼主```````

回复支持反对

1 2 3 4 567 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-3 16:06 , Processed in 0.149618 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表