设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › altera的tse ip核上板调试求助，卡了几天，请做过的朋友 ...

1 2 3 45 / 5 页

返回列表发新帖

楼主: powermike628

[求助] altera的tse ip核上板调试求助，卡了几天，请做过的朋友帮助一下，谢谢！

发表于 2024-4-1 15:49:00 | 显示全部楼层

jimingchun 发表于 2024-3-29 17:36
擦。我在2024年和你遇到了同样的问题。第一个字节被丢了，最后又加了个字节。

请教楼主知道是啥原因吗？

我自己解决了。

是因为GMII接口的RX端没有添加125M时钟约束造成的。

同时TX/RX端最好根据PHY的datasheet添加input/output delay

希望能够帮助到有缘未来人

回复支持反对

1 2 3 45 / 5 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 10:56 , Processed in 0.075722 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表