设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Systemverilog for Design and Verification Using UVM
123
返回列表 发新帖
楼主: baddy2323

[原创] Systemverilog for Design and Verification Using UVM

[复制链接]
119543213
发表于 2016-6-4 19:23:29 | 显示全部楼层
没有书籍，失望中！
回复 支持 反对

举报

mailtoanoopbabu
发表于 2016-6-6 18:08:38 | 显示全部楼层
thajglajgjalkg
回复 支持 反对

举报

ra3d
发表于 2018-12-25 04:23:32 | 显示全部楼层
No books, disappointing!
回复 支持 反对

举报

gyong22
发表于 2019-2-4 19:25:16 | 显示全部楼层
I cant find
回复 支持 反对

举报

dubu113
发表于 2020-3-14 17:59:35 | 显示全部楼层
좋은책
回复 支持 反对

举报

iNostory
发表于 2020-7-4 23:07:01 | 显示全部楼层
没有书籍，失望中！
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-30 00:34 , Processed in 0.127442 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表