在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: zzjseu

[求助] 在时序路径中插入buffer的效果,菜鸟觉得有点小矛盾

[复制链接]
发表于 2017-11-4 14:36:22 | 显示全部楼层
学习学习ing
发表于 2017-11-4 15:56:39 | 显示全部楼层
回复 9# bmgshen


    您好前辈,比如想修hold一般就是在reg前插buffer,所以要靠近reg的输入端,而不是输出端。
  您说的输出端是指在data path上的两个组合逻辑之间插buffer,要把buffer插在前级cell的输出端吗?一般用X几的cell?先进工艺,貌似也不建议用太小驱动的buffer
发表于 2017-11-16 05:24:09 | 显示全部楼层
当然是加快。 buffer的数学意义是,把比如2阶的delay分割成了线性delay。
发表于 2023-8-25 18:00:58 | 显示全部楼层
学到了
发表于 2023-9-7 16:38:56 | 显示全部楼层
了解了
发表于 2024-11-7 09:36:00 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 02:43 , Processed in 0.111507 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表