设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › RTL编码指南(中文版，关键词：verilog,FPGA，可重用设计 ...

1 ... 18 19 20 212223 24 25 26 / 26 页下一页

返回列表发新帖

楼主: 爱玩

RTL编码指南(中文版，关键词：verilog,FPGA，可重用设计)

发表于 2012-7-28 00:44:51 | 显示全部楼层

常看常新

回复支持反对

发表于 2013-1-16 11:27:52 | 显示全部楼层

感谢分享:

回复支持反对

发表于 2014-5-19 14:36:51 | 显示全部楼层

谢谢楼主分享了，学习学习！

回复支持反对

发表于 2014-5-19 22:13:54 | 显示全部楼层

資料挺不錯的

回复支持反对

发表于 2014-5-30 20:43:01 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2014-6-1 01:21:55 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2014-7-29 00:57:01 | 显示全部楼层

good job

回复支持反对

发表于 2014-10-15 17:03:54 | 显示全部楼层

3ks.lz

回复支持反对

发表于 2014-10-15 19:45:08 | 显示全部楼层

这个要看的

回复支持反对

发表于 2014-10-15 19:50:06 | 显示全部楼层

顶，不错

回复支持反对

1 ... 18 19 20 212223 24 25 26 / 26 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-13 21:28 , Processed in 0.143224 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表