在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: 爱玩

RTL编码指南(中文版,关键词:verilog,FPGA,可重用设计)

[复制链接]
发表于 2007-1-29 09:56:16 | 显示全部楼层
xie xie xie xie 谢谢谢谢
 楼主| 发表于 2007-1-31 17:24:16 | 显示全部楼层
自已顶一下,别让好东西沉了底,希望有更多人一起分享,兄弟我的劳动才有价值嘛
发表于 2007-2-5 16:13:14 | 显示全部楼层
多谢!!!!!!
发表于 2007-2-7 11:47:52 | 显示全部楼层
taihaole!!!!!!!
发表于 2007-2-7 13:58:28 | 显示全部楼层
好的,谢谢!!!
发表于 2007-2-9 18:50:50 | 显示全部楼层
好东西,值得
发表于 2007-2-18 23:54:21 | 显示全部楼层
难得啊,LZ自己翻的吗,太强了
发表于 2007-2-19 12:01:30 | 显示全部楼层
多谢分享!!!!!!!!!!!!
发表于 2007-2-19 12:03:19 | 显示全部楼层
再顶一下!!!!!!!!!!
发表于 2007-3-16 09:09:52 | 显示全部楼层
非常非常好,翻译得非常清楚!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-31 18:22 , Processed in 0.156675 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表