设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › ncverilog 运行出错

返回列表发新帖

查看: 2739|回复: 2

ncverilog 运行出错

发表于 2007-1-16 17:19:27 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

在终端上用运行无GUI的ncverilog时，文件编译结束后，进入ncsim 弹出
relocation error错误！什么原因？

相关帖子

回复

发表于 2010-2-8 10:17:26 | 显示全部楼层

顶起来。。。

回复支持反对

发表于 2010-2-9 23:56:58 | 显示全部楼层

不要用GUI，直接用脚本

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 22:19 , Processed in 0.103679 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表