clock_latency的疑惑

zhanggd

回复 4# dennisi123


   set_input_delay是对input pins设置约束的，是说从外面来的输入信号到达chip的时间，一般时钟周期的50%~70%，是针对input pin的，不是针对clock的。针对clock的是source latency，而network laytency是insertion delay，CTS之后插入了多少delay，欢迎高手指正

dennisi123

回复 21# zhanggd


   在ICC里set_input_delay是会将inputdelay加到clock上去的，如果想要在时钟端不加这个inputdelay，请参考本帖子的七楼。

zhanggd

回复 22# dennisi123


    对啊,七楼的意思是虽然能加在clock上,但是一般没有人会将他加上去,第二个命令不上很清楚吗,把clock pin排除出来了

fangwang85

回复 1# dennisi123


   mark

wlmwxm

应该是时钟信号做普通信号，加了input delay，

绅士呵呵

   

zhanggd 发表于 2015-9-4 18:16
回复 4# dennisi123

我的理解是，insertion delay就是source latency（时钟源到时钟端口或引脚间的延迟），而skew是network latency（时钟端口到时序元件时钟引脚间的延迟），我的理解对吗，欢迎指正。