可以讨论下数字后端对良品率的影响吗？

timezone · 发表于 2007-1-11 16:26:56

您需要登录才可以下载或查看，没有账号？注册

×

l量产的芯片通不过硬件测试，出现死机之类的情况。不知道版主有米有相关的资料可以介绍下，工艺或者后端设计上的不完善对最终的芯片产生甚么样的影响。

dihooama · 发表于 2007-1-14 13:34:03

我没资料！
支持一下

risccpu · 发表于 2007-1-15 15:13:19

后端设计对良率有较大的影响，在layout是要多作考虑

even_ryen · 发表于 2007-1-28 15:39:45

前段影响work,后段主要影响良率。

hongweino1 · 发表于 2007-4-29 19:38:05

dddddddddddddddddddddddd

fengwenfeng · 发表于 2014-7-11 18:20:14

学习了，前后端的影响

herrzhou · 发表于 2014-7-12 00:35:27

l量产的芯片通不过硬件测试，出现死机之类的情况。不知道版主有米有相关的资料可以介绍下，工艺或者后端设计 ...
timezone 发表于 2007-1-11 16:26

登录/注册后可看大图

IR-Drop，SI都有影响吧
时间长的话，EM问题也会出现

icfbicfb · 发表于 2014-7-13 13:50:20

这个是功能性问题吧，哪里是良率的问题，问题不小了，

账号		自动登录	找回密码
密码			注册