|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
×
这两天在用Candence的Verilog AMS仿真全数字锁相环系统,但遇到了一个很奇怪的问题。我把整个系统分成了模拟和数字两个模块,模拟模块在原来设计的时候单独用sprectre仿真过,而现在在ams仿真过程中,发现模拟模块的一个子模块的某些内部信号的延迟与单独仿真模拟模块时不同,不知道是怎么回事?这个信号完全是该子模块内部的,该子模块就没有引出相应的端口。后来我新建了一个schematic,按一般模拟电路仿真方法用sprectre对模拟模块进行仿真;然后再给这个schematic建一个对应的config,进行ams仿真,发现信号的延时仍然是不相同的,不知道是不是仿真器的问题?谢谢!
另:刚刚又做了一个反相器,分别用ams和sprectre跑,仿真结果又好像没有区别 |
|