设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 由SystemVerilog写的CPU，可用Quartus进行综合并测试 ...

1 2 3 45 / 5 页

返回列表发新帖

楼主: yiyu1234654

[资料] 由SystemVerilog写的CPU，可用Quartus进行综合并测试

发表于 2017-3-15 14:32:03 | 显示全部楼层

学习下，还没用过SV

回复支持反对

使用道具举报

发表于 2017-3-18 11:52:52 | 显示全部楼层

good!!!!!!!!!!!!!!!!!

回复支持反对

使用道具举报

发表于 2017-3-24 14:30:20 | 显示全部楼层

感謝您的無私分享，謝謝。

回复支持反对

使用道具举报

发表于 2017-4-27 15:56:31 | 显示全部楼层

非常好！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2017-4-27 16:00:30 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-5-16 11:44:05 | 显示全部楼层

谢谢分享~！！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2017-5-16 13:36:38 | 显示全部楼层

thnx!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-5-24 20:57:38 | 显示全部楼层

回复 1# yiyu1234654

感谢楼主分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2017-5-25 10:19:51 | 显示全部楼层

Thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-7-6 06:40:50 | 显示全部楼层

非常感謝~~~~

回复支持反对

使用道具举报

1 2 3 45 / 5 页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-16 14:34 , Processed in 0.124284 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表