设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › 关于65nm数字集成电路后端设计中的串扰问题避免及修复方 ...

12 / 2 页

返回列表发新帖

楼主: yangshuai0909

[资料] 关于65nm数字集成电路后端设计中的串扰问题避免及修复方式

发表于 2014-10-6 23:07:11 | 显示全部楼层

dvdsfgfsag

回复支持反对

发表于 2014-10-8 08:54:23 | 显示全部楼层

多谢分享

回复支持反对

发表于 2014-10-8 15:38:04 | 显示全部楼层

GOOD PAPER

回复支持反对

发表于 2014-10-8 22:20:47 | 显示全部楼层

分享一下了

回复支持反对

发表于 2014-10-30 10:42:09 | 显示全部楼层

学习学习

回复支持反对

发表于 2014-10-31 13:50:21 | 显示全部楼层

多谢楼主分享~

回复支持反对

发表于 2015-3-11 09:16:33 | 显示全部楼层

试一下

回复支持反对

发表于 2016-4-18 21:25:38 | 显示全部楼层

整体还行，不错顶一下楼主

回复支持反对

发表于 2016-5-21 06:31:09 | 显示全部楼层

多谢楼主分享！

回复支持反对

发表于 2022-8-27 21:51:37 | 显示全部楼层

好东西，谢谢分享

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 07:41 , Processed in 0.138799 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表