设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 最新IEEE SystemVerilog 1800-2012 语法参考手册 ...
1 ...45678910111213... 42下一页
返回列表 发新帖
楼主: chlalex

[资料] 最新IEEE SystemVerilog 1800-2012 语法参考手册

[复制链接]
zhuyimang
发表于 2015-6-22 19:32:32 | 显示全部楼层
感谢楼主~
回复 支持 反对

举报

jack9946
发表于 2015-7-9 00:24:47 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

huangrxu
发表于 2015-7-9 00:34:47 | 显示全部楼层
好东西
回复 支持 反对

举报

雕刻时光721
发表于 2015-7-22 21:19:56 | 显示全部楼层
好东西，学习了。
回复 支持 反对

举报

xrmray
发表于 2015-7-24 10:58:42 | 显示全部楼层
感谢楼主分享了
回复 支持 反对

举报

发表于 2015-7-24 15:11:38 | 显示全部楼层
Thanks a lot!
回复 支持 反对

举报

lizhigui66
发表于 2015-7-24 23:35:37 | 显示全部楼层
feichanghao
回复 支持 反对

举报

cwpeng
发表于 2015-7-31 10:21:41 | 显示全部楼层
如何建立覆盖率模型
回复 支持 反对

举报

amwyddh
发表于 2015-8-3 11:41:57 | 显示全部楼层
谢谢楼主，实在是太新了，不可思议，解决不少问题。
回复 支持 反对

举报

hustmzw
发表于 2015-8-8 16:21:35 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

下一页 »
1 ...45678910111213... 42下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 22:42 , Processed in 0.137408 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表