设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › system verilog 讲解

12 / 2 页下一页

返回列表发新帖

查看: 3908|回复: 13

[资料] system verilog 讲解

发表于 2013-3-24 10:51:30 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

sv语法讲解，不错

SystemVerilog 讲座.ppt

1004.5 KB, 下载次数: 171 , 下载积分: 资产 -1 信元, 下载支出 1 信元

sv 语法

相关帖子

回复

发表于 2013-3-29 15:10:13 | 显示全部楼层

非常好。谢谢

回复支持反对

发表于 2013-3-29 15:12:57 | 显示全部楼层

feichang ganxie

回复支持反对

发表于 2013-4-4 19:25:10 | 显示全部楼层

多谢！

回复支持反对

发表于 2013-5-4 16:21:53 | 显示全部楼层

THANKS FOR SHARING!!!!

回复支持反对

发表于 2013-5-15 16:26:13 | 显示全部楼层

非常好谢谢

回复支持反对

发表于 2013-5-15 18:34:22 | 显示全部楼层

VERY DETAILED

回复支持反对

发表于 2013-5-15 21:34:28 | 显示全部楼层

感谢！！！！！！！！！！！！！！！

回复支持反对

发表于 2016-3-20 20:49:12 | 显示全部楼层

感谢分享

回复支持反对

发表于 2016-3-23 11:06:25 | 显示全部楼层

谢谢分享！

回复支持反对

12 / 2 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 08:25 , Processed in 0.126736 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表