设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为海思采用的verilog编码规范

1 ... 4 5 6 7 8910 11 12 13 ... 81 / 81 页下一页

返回列表发新帖

楼主: knight0123

[资料] 华为海思采用的verilog编码规范

发表于 2013-11-10 19:44:50 | 显示全部楼层

很好的资料，我来学习一下，苦于没有系统的规范

回复支持反对

发表于 2013-11-14 13:43:56 | 显示全部楼层

看看哈，谢谢先

回复支持反对

zhanglinlin0514

发表于 2013-11-14 19:25:03 | 显示全部楼层

谢谢楼主的分享

回复支持反对

发表于 2013-11-14 21:14:08 | 显示全部楼层

kankan

回复支持反对

发表于 2013-11-15 09:28:52 | 显示全部楼层

看看先，谢谢共享！

回复支持反对

richardxingxing

发表于 2013-11-15 09:43:44 | 显示全部楼层

多谢楼主分享

回复支持反对

发表于 2013-11-16 21:03:50 | 显示全部楼层

好东西，现在就需要好好了解一下代码风格，

回复支持反对

发表于 2013-11-17 00:23:07 | 显示全部楼层

值得借鉴！

回复支持反对

发表于 2013-11-17 21:32:54 | 显示全部楼层

多谢分享

回复支持反对

发表于 2013-11-27 16:26:54 | 显示全部楼层

好东西，学习了

回复支持反对

1 ... 4 5 6 7 8910 11 12 13 ... 81 / 81 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 19:33 , Processed in 0.072511 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表