设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为海思采用的verilog编码规范

1 ... 72 73 74 757677 78 79 80 ... 81 / 81 页下一页

返回列表发新帖

楼主: knight0123

[资料] 华为海思采用的verilog编码规范

prabakaran_vlsi

发表于 2021-12-8 11:24:49 | 显示全部楼层

thanks for the files

回复支持反对

发表于 2021-12-8 14:15:49 | 显示全部楼层

好资料，学习学习！！！

回复支持反对

发表于 2021-12-15 15:36:01 | 显示全部楼层

垃圾

回复支持反对

发表于 2021-12-16 15:13:18 | 显示全部楼层

感谢分享

回复支持反对

发表于 2021-12-16 20:38:35 | 显示全部楼层

看看

回复支持反对

发表于 2021-12-20 19:18:48 | 显示全部楼层

支持一下！

回复支持反对

发表于 2021-12-23 09:55:38 | 显示全部楼层

thanks!!!!!

回复支持反对

发表于 2021-12-23 22:53:29 | 显示全部楼层

haode

回复支持反对

发表于 2021-12-24 09:59:52 | 显示全部楼层

感谢分享

回复支持反对

发表于 2021-12-25 11:46:10 | 显示全部楼层

Very good material, thanks for share!

回复支持反对

1 ... 72 73 74 757677 78 79 80 ... 81 / 81 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 16:51 , Processed in 0.133635 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表