设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为海思采用的verilog编码规范

1 ... 52 53 54 555657 58 59 60 ... 81 / 81 页下一页

返回列表发新帖

楼主: knight0123

[资料] 华为海思采用的verilog编码规范

huangjiajun1213

发表于 2018-1-25 19:07:32 | 显示全部楼层

谢谢分享

回复支持反对

秋天叶子落

发表于 2018-1-26 19:15:06 | 显示全部楼层

参考学习

回复支持反对

发表于 2018-1-27 21:05:53 | 显示全部楼层

学习一下

回复支持反对

发表于 2018-2-4 08:55:26 | 显示全部楼层

感谢楼主分享！

回复支持反对

发表于 2018-2-5 16:02:14 | 显示全部楼层

这个都有，牛

回复支持反对

发表于 2018-2-6 22:20:51 | 显示全部楼层

非常好

回复支持反对

发表于 2018-2-27 17:05:49 | 显示全部楼层

回复 1# knight0123

不错

回复支持反对

发表于 2018-2-27 17:11:55 | 显示全部楼层

Interesting

回复支持反对

发表于 2018-2-27 17:12:47 | 显示全部楼层

Thank you

回复支持反对

发表于 2018-2-27 21:20:14 | 显示全部楼层

Super informatione

回复支持反对

1 ... 52 53 54 555657 58 59 60 ... 81 / 81 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-19 02:56 , Processed in 0.110644 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表