流片失败问题

gy83129698 · 发表于 2013-3-5 15:11:49

回复 6# xiaowanzi88

原来的本意是把bulk接地，而信号通路是从d流到s，但现在把s和bulk接到一起，从而信号是从bulk走直接到gnd去了，所以s端的电位为gnd，故信号全部流到gnd中，现在改的话能否把版图中的nmos的bulk和source分开并连接不同的电位，请问这样行不行？

gy83129698 · 发表于 2013-3-5 15:19:01

回复 11# gy83129698
我们用的是0.18um的标准库，里面拿出的pdk的bulk和source没有分开，是连在一起的，我现在能否在版图中把他们分开并且连到各自不同的电位上去，这样改能否成功？但lvs&drc 都没有检查出来，是不是我们的lvs和drc的rule有缺失，如果有的话，怎样改正呢？
谢谢！

jamesccp · 发表于 2013-3-5 16:04:30

楼主最好能上个图片，大家才能对点建议

shangyouqiang · 发表于 2013-3-5 16:09:42

能否把问题讲清楚?

不知道错在什么地方。没有电路没有版图文件。

hszgl · 发表于 2013-3-11 19:04:03

你说接到bulk的s是不是指的输入差分对的bulk？如果是那样的话是不行的，会把偏置管短路掉。另外，请你注意一下语言的逻辑结构。你的电路出了什么问题都没说清楚，你自己在这里瞎分析谁看的懂？

fjfj2 · 发表于 2016-9-18 10:49:53

这个问题楼主的意思就是就是用的厂家提供的库，厂家提供的库模型是S和B是连接一起的，但电路需要把S和B分开，但是厂家提供的LVS规则都是默认连在一起的，所以需要和厂家沟通，S和B是否可以分开。

fuyibin · 发表于 2016-9-18 16:07:55

这个问题楼主的意思就是就是用的厂家提供的库，厂家提供的库模型是S和B是连接一起的，但电路需要把S和B分开 ...
fjfj2 发表于 2016-9-18 10:49

登录/注册后可看大图

foundry不可能提供S和B是连接一起的PDK，否则这个foundry真的就是SB
foundry有时候会提供三端的PDK，bulk默认接地
SB连在一起只能做个反相器，连个与非门都做不出来

TianBian365 · 发表于 2016-9-19 08:59:34

lvs 查不出来，也是你设计的问题。。。。该对工艺有个基本的了解。。

整个模块有dep nwell，是为了隔离。。。若你在该电路里面又单独有iso 的nmos，则要拉出整个dep nwell 区域，到外面的世界做！：）希望这次流片对你是个教训。。。时间和成本机会对我设计者太宝贵了

账号		自动登录	找回密码
密码			注册

[求助] 流片失败问题

浏览过的版块