设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 关于 cadence 中 dft的窗口设置问题

123 4 / 4 页下一页

返回列表发新帖

楼主: RAYN_WANG

[求助] 关于 cadence 中 dft的窗口设置问题

发表于 2015-3-25 20:43:07 | 显示全部楼层

如果是IC6，VIVA里面有一个spectrum analyzer 很实用

回复支持反对

发表于 2015-5-14 11:37:59 | 显示全部楼层

謝謝分享

回复支持反对

发表于 2015-9-14 14:32:28 | 显示全部楼层

谢谢楼主。

回复支持反对

发表于 2016-2-26 14:39:30 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2016-2-29 20:54:43 | 显示全部楼层

谢谢楼主啊

回复支持反对

发表于 2016-3-23 15:48:18 | 显示全部楼层

good，谢谢分享

回复支持反对

发表于 2016-4-29 11:00:04 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2016-6-13 10:13:05 | 显示全部楼层

好东西，收下了

回复支持反对

发表于 2016-7-1 19:38:45 | 显示全部楼层

感谢分享！

回复支持反对

发表于 2016-7-2 17:38:28 | 显示全部楼层

good material

回复支持反对

123 4 / 4 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 18:39 , Processed in 0.149984 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表