对于算法芯片如何进行面积估计

jkting · 发表于 2013-2-20 20:51:03

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 jkting 于 2013-2-20 20:54 编辑

在设计芯片的时候，ASIC平台，对于算法占用的芯片面积评估，怎么用门数(GE)估计?
如一个异或运算，占用多少个门，一个选择器占用多少个门？
用什么软件可以在综合的时候给出门数估计？

jkting · 发表于 2013-2-20 20:52:30

门数估计与工艺是什么关系？在0.18，0.13下占用的门数经常是不一样的。

csqorpheus · 发表于 2013-2-21 15:39:10

门数 = 综合工具报的面积/某工艺下最小驱动NAND2门的面积
运算语句综合出来的电路结构取决与综合工具和工艺库。

jkting · 发表于 2013-2-21 22:53:42

谢谢！

jkting · 发表于 2013-2-21 22:57:58

受教了！
因为对这方面工作刚刚开始，请教一下对于某工艺下最小驱动NAND2门的面积，这个如何查看，有规定还是需要自己写一个这样的语句编译一下？

kk2009 · 发表于 2013-2-23 08:55:02

受教了！
因为对这方面工作刚刚开始，请教一下对于某工艺下最小驱动NAND2门的面积，这个如何查看，有规定还 ...
jkting 发表于 2013-2-21 22:57

登录/注册后可看大图

看对应的library NAND2的area就知道了。。。。

jkting · 发表于 2013-2-23 08:56:14

谢谢！

jkting · 发表于 2013-2-23 08:56:55

非常感谢！

edwardk · 发表于 2018-11-27 09:11:33

多谢啦好书。。。

lhw123 · 发表于 2018-11-27 15:13:55

二输入NAND了解一下

账号		自动登录	找回密码
密码			注册

[求助] 对于算法芯片如何进行面积估计