设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 只发经典：Verification Methodology Manual for System ...
12345下一页
返回列表 发新帖
楼主: xuecunhu

[资料] 只发经典：Verification Methodology Manual for SystemVerilog

[复制链接]
ivy_lilu
发表于 2013-8-2 15:03:42 | 显示全部楼层
好东西，顶
回复 支持 反对

举报

39123811
发表于 2013-8-3 12:59:22 | 显示全部楼层
好书啊！！！
回复 支持 反对

举报

温文2尔雅
发表于 2013-8-3 14:01:05 | 显示全部楼层
好东西！！
回复 支持 反对

举报

tamtamchien
发表于 2013-8-6 10:04:27 | 显示全部楼层
回复 1# xuecunhu

太感謝樓主了, 的確是好書
回复 支持 反对

举报

xiangunidv
发表于 2013-10-24 15:46:53 | 显示全部楼层
hao，顶……………………
回复 支持 反对

举报

lling65
发表于 2013-10-29 11:10:18 | 显示全部楼层
hao shu e
回复 支持 反对

举报

mirattle
发表于 2014-2-16 21:57:03 | 显示全部楼层
hao,dingxia
回复 支持 反对

举报

xurunze
发表于 2014-5-8 13:53:17 | 显示全部楼层
多谢楼主了
回复 支持 反对

举报

dreamfly123123
发表于 2014-5-8 21:55:47 | 显示全部楼层
很好的资料
回复 支持 反对

举报

hustmzw
发表于 2014-7-24 16:04:17 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

下一页 »
12345下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 19:13 , Processed in 0.141440 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表