在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1966|回复: 0

[求助] slave serial模式配置FPGA的问题

[复制链接]
发表于 2013-1-23 09:30:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
我用slave serial模式配置virtex4 xc4vfx20,使用cypress CY68013作为主器件,手动生成cclk,每个时钟上升沿将一位数据打到din上,将prog_b拉低再高后能检测到init_b拉低再拉高,但配置结束后就是检测不到done拉高,说明没有配置成功。板子是ADI的官方板子,所以连线肯定没有问题,请问有无高手遇到过这个问题?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-19 13:45 , Processed in 0.084887 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表