设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › xilinx FPGA 约束文件规范

12 / 2 页

返回列表发新帖

楼主: touch_blue

[资料] xilinx FPGA 约束文件规范

发表于 2015-1-12 18:39:40 | 显示全部楼层

很好
很好

回复支持反对

发表于 2015-1-13 09:18:05 | 显示全部楼层

支持啊，下下来看下

回复支持反对

发表于 2015-1-15 14:46:55 | 显示全部楼层

学习学习，谢谢

回复支持反对

发表于 2015-1-16 00:16:59 | 显示全部楼层

下来看看

回复支持反对

发表于 2015-1-16 16:31:57 | 显示全部楼层

很好，不错

回复支持反对

发表于 2015-1-24 11:24:34 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2015-1-29 14:35:35 | 显示全部楼层

非常感谢

回复支持反对

发表于 2015-1-29 17:08:51 | 显示全部楼层

多谢===

回复支持反对

发表于 2015-1-31 13:04:03 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2015-1-31 19:55:20 | 显示全部楼层

回复 1# touch_blue

多谢

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 12:20 , Processed in 0.134070 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表