[求助] 求助：FPGA与ARM高速通信选用何种连接线？

发表于 2013-1-21 11:32:21 | 显示全部楼层 |阅读模式

您需要登录才可以下载或查看，没有账号？注册

设计描述：用FPGA模拟SRAM作为ARM的外设连接在系统总线上，供ARM读取数据。ARM系统总线最高时钟频率在133MHz，现在采用普通的IDE排线，发现地址线和数据线上面在个别线上用很大的干扰，导致数据传输问题。请教高手指教！

GMT+8, 2025-5-29 01:54 , Processed in 0.096786 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

账号		自动登录	找回密码
密码			注册