设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › FPGA高级时序综合教程 xilinx

123 4 5 6 / 6 页下一页

返回列表发新帖

楼主: j0rdanln

[原创] FPGA高级时序综合教程 xilinx

发表于 2013-5-1 12:07:05 | 显示全部楼层

和Asic有啥不同？

回复支持反对

发表于 2013-5-11 17:57:40 | 显示全部楼层

FPGA高级时序综合教程 xilinx

回复支持反对

发表于 2013-5-16 16:49:44 | 显示全部楼层

thank you very much

回复支持反对

发表于 2013-5-19 19:00:54 | 显示全部楼层

牛牛牛牛牛牛

回复支持反对

发表于 2013-5-21 10:12:22 | 显示全部楼层

高级时序综合？应该还是那些基本的时序约束吧。

回复支持反对

发表于 2013-5-21 10:43:20 | 显示全部楼层

下来看看

回复支持反对

发表于 2013-6-9 07:01:34 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2013-10-12 15:12:23 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2013-10-16 17:00:49 | 显示全部楼层

回复 1# j0rdanln

恩好东西

回复支持反对

发表于 2013-10-29 23:55:48 | 显示全部楼层

非常感谢！

回复支持反对

123 4 5 6 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-10 01:46 , Processed in 0.073657 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表