在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 3305|回复: 2

[原创] 时钟频率检测电路怎么做?

[复制链接]
发表于 2013-1-11 15:03:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
我想要这么一个电路:只有一个时钟输入和一个检测输出,时钟输入大于30MHz的时候就输出一个高电平,否则输出一个低电平,请问什么电路能做到?
发表于 2013-1-11 15:32:16 | 显示全部楼层
需要一个基准时钟,用verilog写个数字电路可以实现。
发表于 2013-1-12 15:54:41 | 显示全部楼层
关键看楼主检测的精度要求!一般用RC就可以啦!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 20:32 , Processed in 0.093696 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表