设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 使用FPGA的锁相环遇到问题，请大虾指点

返回列表发新帖

查看: 2420|回复: 1

使用FPGA的锁相环遇到问题，请大虾指点

发表于 2006-12-28 14:59:19 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

我用FPGA的cyclone系列芯片的锁相环倍频一时钟信号，但是从管脚输出的LVDS差分信号不是幅度相等，相位相反，请问为啥会出现这问题呢

相关帖子

回复

发表于 2006-12-30 15:55:25 | 显示全部楼层

这个和锁相环无关。查查你的输出匹配

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-3 18:30 , Processed in 0.128565 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表