数字后端约束设计.pdf,还是比较新的论文

y3rike · 发表于 2013-1-9 17:38:40

您需要登录才可以下载或查看，没有账号？注册

×

［摘要］主要介绍集成电路设计中数字集成电路后端的完整设计流程和一些参数设计的问
题，侧重分析了时序约束文件的生成方法和与数字集成电路前端时序约束的区别和联系，最后通
过一个USB1. 1 模块实例系统地介绍了数字后端设计实现的原理和方法。

y3rike · 发表于 2013-1-9 17:40:03

忘了上资料了

szp9912 · 发表于 2013-1-9 17:58:40

好明显的错误啊，Prime Time是Cadence的？？？

anya.ann · 发表于 2013-1-9 22:29:21

下来看一下~
初学者感谢分享~

iamr · 发表于 2013-1-10 08:44:19

下来看一下

wxlee062 · 发表于 2013-1-10 09:42:56

下下来瞧瞧

Syn2012 · 发表于 2013-1-11 21:30:40

thanks for your sharing!

bjdonkey · 发表于 2013-1-11 23:16:35

thank u

chenhuangyu5 · 发表于 2013-1-20 15:13:00

看看！

Garnation · 发表于 2013-1-20 15:58:34

感谢分享

账号		自动登录	找回密码
密码			注册

[资料] 数字后端约束设计.pdf,还是比较新的论文