设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog数字系统设计教程(第二版)+夏宇闻，高清版的！ ...
12345678910... 17下一页
返回列表 发新帖
楼主: ddhuang

[资料] Verilog数字系统设计教程(第二版)+夏宇闻，高清版的！

[复制链接]
中科张宇
发表于 2013-9-22 10:30:03 | 显示全部楼层
第二版，太好了，多谢了
回复 支持 反对

举报

sailorchu
发表于 2014-1-26 10:10:48 | 显示全部楼层
多谢多谢，学习学习
回复 支持 反对

举报

发表于 2014-2-12 16:41:48 | 显示全部楼层
kankan ba
回复 支持 反对

举报

assassin_cn
发表于 2014-2-13 16:06:50 | 显示全部楼层
正需要这本书，谢谢
回复 支持 反对

举报

yangchao0510
发表于 2014-3-4 10:38:33 | 显示全部楼层
很不错的书
回复 支持 反对

举报

afujian
发表于 2014-4-1 09:53:31 | 显示全部楼层
verilog数字系统设计教程
回复 支持 反对

举报

xiaofeiwusong
发表于 2014-4-8 18:51:21 | 显示全部楼层
喜欢，分享了
回复 支持 反对

举报

冰语晨星
发表于 2014-5-29 08:42:22 | 显示全部楼层
好人一枚
回复 支持 反对

举报

hitprince
发表于 2014-5-31 23:04:02 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

郑峰
发表于 2014-6-1 00:55:04 | 显示全部楼层
感谢分享
回复 支持 反对

举报

下一页 »
12345678910... 17下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 02:17 , Processed in 0.108895 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表