设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA优秀设计十条戒律

返回列表发新帖

查看: 2872|回复: 2

FPGA优秀设计十条戒律

发表于 2006-12-24 17:45:37 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

这是从事FPGA设计必渡文章,好的设计习惯\规则,才能有优秀的设计,大家共勉:0

优秀设计十条戒律.pdf

47.36 KB, 下载次数: 15 , 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子

回复

发表于 2006-12-29 14:23:06 | 显示全部楼层

我没钱，我要灌水，我需要信元

回复支持反对

发表于 2007-6-11 01:30:25 | 显示全部楼层

谢谢分享！！

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 09:10 , Processed in 0.082345 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表