设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › sigma-delta调制器的verilog实现，请教输入信号设置问题 ...
12
返回列表 发新帖
楼主: 云中鹤叉

[求助] sigma-delta调制器的verilog实现，请教输入信号设置问题

[复制链接]
dyczs
发表于 2023-9-1 16:49:38 | 显示全部楼层
各位前辈我最近也在做数字的调制器，希望和大家交流一下 +18009961001感谢感谢
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-12 22:24 , Processed in 0.093198 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表