设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL 教程（内部资料） --企业集成电路设计培训 ...

1 2 345 6 / 6 页下一页

返回列表发新帖

楼主: xhy04540451

Verilog HDL 教程（内部资料） --企业集成电路设计培训教程

发表于 2007-9-30 22:03:01 | 显示全部楼层

应该还不错的

回复支持反对

发表于 2007-10-2 15:02:23 | 显示全部楼层

企业版本的有什么不同了？？我也想看看

回复支持反对

发表于 2007-10-3 00:34:01 | 显示全部楼层

非常支持！

非常支持！

回复支持反对

发表于 2007-10-3 14:16:27 | 显示全部楼层

很好，很强大

回复支持反对

发表于 2007-10-4 11:14:11 | 显示全部楼层

下来看看，学习FPGA中！

回复支持反对

发表于 2007-10-17 19:59:35 | 显示全部楼层

这个要顶,这个要顶.

回复支持反对

发表于 2007-10-17 20:24:26 | 显示全部楼层

haohao
haohao

回复支持反对

发表于 2007-10-17 20:30:30 | 显示全部楼层

谢谢上位

我正要这个资料,谢谢上位了.

回复支持反对

发表于 2007-10-17 20:53:39 | 显示全部楼层

好东西，谢谢

回复支持反对

发表于 2008-5-9 10:46:35 | 显示全部楼层

support

回复支持反对

1 2 345 6 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 21:35 , Processed in 0.128308 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表