设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › dc综合后用modelsim后仿，如何生成库的v文件？ ...

返回列表发新帖

查看: 2911|回复: 0

[求助] dc综合后用modelsim后仿，如何生成库的v文件？

发表于 2012-11-19 21:01:41 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

现在有smic13.lib，dc综合后产生的sdf文件和门级网表v文件，如果直接加入sdf文件进行仿真，会报类似下面的错误
module "****" is not defined
论坛上有人说需要将库编译成v文件，请问怎么生成库的v文件呢

dc综合, modelsim, 后仿

相关帖子

回复

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-6 19:44 , Processed in 0.130400 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表