设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教一个verilog编写测试程序的问题

12 / 2 页

返回列表发新帖

楼主: wwwww965

请教一个verilog编写测试程序的问题

发表于 2007-6-10 23:24:16 | 显示全部楼层

谢谢阿，真好啊

回复支持反对

发表于 2010-1-17 21:07:16 | 显示全部楼层

我也出现这个错误了，现在知道了，谢谢以上的回答的朋友

回复支持反对

发表于 2010-1-17 21:15:12 | 显示全部楼层

#100
这个无法综合的。。。。。。。。。。。。。

回复支持反对

发表于 2010-4-10 15:00:49 | 显示全部楼层

我也遇到了这样的问题。。原来是#无法综合。。谢谢了

回复支持反对

发表于 2010-4-10 17:06:20 | 显示全部楼层

流程没搞对，测试文件咋个能综合嘛

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-16 15:57 , Processed in 0.113864 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表