在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: ALUOp

[资料] SystemVerilog Testbench Student Guide & Lab Guide 2011.12(可搜寻 PDF)

[复制链接]
发表于 2018-12-10 13:31:41 | 显示全部楼层
多谢分享!!
发表于 2018-12-10 13:37:53 | 显示全部楼层
感谢分享!
发表于 2018-12-28 13:26:24 | 显示全部楼层
very good, I need them.
Thanks a lot.
发表于 2019-1-7 12:17:29 | 显示全部楼层
SystemVerilog Verification UVM 1.1 Lab Guide
发表于 2019-1-7 12:19:20 | 显示全部楼层
   楼主高人啊。佩服,呵呵。
发表于 2019-1-7 12:25:06 | 显示全部楼层
good stuff
发表于 2019-1-9 15:06:59 | 显示全部楼层
非常感谢!
发表于 2019-2-13 23:05:12 | 显示全部楼层
Thanks~
发表于 2019-2-16 22:41:59 | 显示全部楼层
多谢分享
发表于 2019-2-20 13:57:26 | 显示全部楼层
多谢分享,学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-20 13:34 , Processed in 0.096750 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表