设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog Verification UVM 1.1 Student & Lab Gui ...
12345678910... 33下一页
返回列表 发新帖
楼主: ALUOp

[资料] SystemVerilog Verification UVM 1.1 Student & Lab Guide 2011.12（可搜寻 PDF）

[复制链接]
发表于 2013-3-19 00:29:23 | 显示全部楼层
我靠，这资料牛逼啊
回复 支持 反对

使用道具 举报

发表于 2013-3-21 15:04:44 | 显示全部楼层
thajkgdaghg
回复 支持 反对

使用道具 举报

发表于 2013-3-21 16:58:52 | 显示全部楼层
thvjjfagfvav
回复 支持 反对

使用道具 举报

发表于 2013-3-21 23:57:25 | 显示全部楼层
谢谢楼主分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

zrzf23
发表于 2013-3-23 11:01:50 | 显示全部楼层
see see
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

tomsen
发表于 2013-3-24 15:03:44 | 显示全部楼层
lz太辛苦了。 敬佩啊
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

galois
发表于 2013-4-6 09:20:23 | 显示全部楼层
好多呀
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

ic_seu
发表于 2013-5-5 18:06:51 | 显示全部楼层
回复 1# ALUOp


   士大夫11111111111
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

jcchan
发表于 2013-5-6 08:40:12 | 显示全部楼层
好資料!頂一下!
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

nachalsa
发表于 2013-5-23 21:12:58 | 显示全部楼层
wait for a long time~~~~
回复 支持 反对

使用道具 举报

下一页 »
12345678910... 33下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-23 16:13 , Processed in 0.187277 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表