设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于Verilog的RISC_CPU代码

12 / 2 页

返回列表发新帖

楼主: shcet

[资料] 基于Verilog的RISC_CPU代码

神机营提督

发表于 2014-10-23 09:50:41 | 显示全部楼层

下载看看

回复支持反对

发表于 2014-10-23 09:54:47 | 显示全部楼层

好像有个opensource的什么网站上也有类似的东西。open vhdl和open verilog之类的

回复支持反对

发表于 2014-11-19 18:15:22 | 显示全部楼层

参考参考

回复支持反对

发表于 2014-12-25 15:51:44 | 显示全部楼层

两个文件一样，下载其中一个就行

回复支持反对

发表于 2014-12-25 19:40:35 | 显示全部楼层

回复 1# shcet

good

回复支持反对

发表于 2015-2-8 01:55:57 | 显示全部楼层

感谢分享

回复支持反对

发表于 2018-4-8 22:12:18 | 显示全部楼层

good thanks

回复支持反对

发表于 2018-4-16 15:48:52 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-3-19 19:59:12 | 显示全部楼层

tigerf49 发表于 2012-10-19 21:08
see see

好东西。。。

回复支持反对

发表于 2020-3-23 22:29:50 | 显示全部楼层

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 13:01 , Processed in 0.121136 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表