设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 关于cadence ADE 仿真器收敛性的问题 谢谢
返回列表 发新帖
查看: 3811|回复: 3

[原创] 关于cadence ADE 仿真器收敛性的问题 谢谢

[复制链接]
mcafee
发表于 2012-10-16 14:42:15 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
大虾你好，小弟在此有礼了，最近跑ADE仿真的时候，老是遇到一个关于收敛性的问题，如图所示，我知道这个玩意可以通过设置步进来解决，问题是，我不知道从哪里设置，设置什么项目？  麻烦大虾指导一下，谢谢！  辛苦了！
如图所示, 收敛, 我不知道
Snap_2012.10.16_14h40m00s_001.png

相关帖子
回复

举报

youngs
发表于 2012-10-17 18:00:44 | 显示全部楼层
你确定你可以通过设置步进来解决？

好像是仿tran的option里面有选项可以选择仿真最小步长  不知道是不是你想要的

我之前遇到了是因为有floating的节点，部分电路节点悬空。
回复 支持 反对

举报

发表于 2012-10-18 14:42:03 | 显示全部楼层
一般是有电感或者电路没有设置 gnd ，结果跑飞了。
回复 支持 反对

举报

fj198462
发表于 2020-4-5 23:23:24 | 显示全部楼层
谢谢分享！
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 12:41 , Processed in 0.125643 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表