PLL jitter 测试过大，如何优化？

ygchen2 · 发表于 2012-10-11 11:23:49

用的是哪种结构的VCO？不同频率下loop有调整吗？

phlies · 发表于 2012-10-26 12:59:46

用的是查分结构的VCO
这个版本的的LOOP是固定的

gaojun927 · 发表于 2012-10-26 13:22:17

这个jitter过于大了，以至于我认为它是由于电路设计有问题引起的。看看phase noise之类的频谱先看看是哪种成分的影响在起主导然后再做判断。

xgq1984 · 发表于 2012-10-26 18:08:28

学习学习

phlies · 发表于 2012-11-2 11:41:11

做过VCO Pnoise 分析，发现有两个管子1/f noise 偏大在1KHz，
在1MHz 左右有id热噪声占主导，但是现在还是-103dBc. 是不是还是有点大啊？

phlies · 发表于 2013-1-10 13:03:05

顶起！

i0977454522 · 发表于 2015-11-6 11:04:00

jitter spec. ?

账号		自动登录	找回密码
密码			注册

[讨论] PLL jitter 测试过大，如何优化？