设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于FPGA的2048点FFT的verilog实现的源代码

1 ... 7 8 9 10 11 121314 15 / 15 页下一页

返回列表发新帖

楼主: shijianyizhan

[资料] 基于FPGA的2048点FFT的verilog实现的源代码

发表于 2017-7-14 20:00:08 | 显示全部楼层

好，支持一下！

回复支持反对

发表于 2017-7-14 20:37:46 | 显示全部楼层

thnx!

回复支持反对

发表于 2018-5-17 16:56:27 | 显示全部楼层

下来学习

回复支持反对

发表于 2019-8-10 16:38:28 | 显示全部楼层

支持一下。

回复支持反对

发表于 2019-9-9 16:33:45 | 显示全部楼层

好书。。。好书。。。

回复支持反对

发表于 2020-7-6 16:41:43 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2020-7-6 17:02:15 | 显示全部楼层

very good keep trying babby

回复支持反对

发表于 2020-11-1 15:13:22 | 显示全部楼层

支持

回复支持反对

发表于 2020-11-2 05:20:31 | 显示全部楼层

很好，支持一下，谢谢！

回复支持反对

发表于 2020-11-6 14:13:35 | 显示全部楼层

看一下

回复支持反对

1 ... 7 8 9 10 11 121314 15 / 15 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-7 21:17 , Processed in 0.147216 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表