15kv ESD电路设计问题？

analogworld · 发表于 2012-8-28 22:13:45

您需要登录才可以下载或查看，没有账号？注册

×

总线接口开关电路设计时有要求ESD需要承受15kv，作为输出的IO设计时需要特别注意什么吗？还是增加漏端的面积就可以提高ESD了？请高手指点，谢谢！

semico_ljj · 发表于 2012-8-29 10:24:52

这个要求高了！一般IO ESD可以8KV，再高单单提高面积是没有用的

enian · 发表于 2012-8-29 16:49:21

弄esd防护单元啊 clamp么

andyjackcao · 发表于 2012-8-29 20:30:01

总线接口开关电路设计时有要求ESD需要承受15kv，作为输出的IO设计时需要特别注意什么吗？还是增加漏端的面 ...
analogworld 发表于 2012/8/28 22:13

登录/注册后可看大图

1),芯片内部电路要具有很强的自保护能力
2),ESD device 泻放要十分均匀
3),ESD device要十分大

analogworld · 发表于 2012-9-12 20:48:00

谢谢大家指点！

hsh22 · 发表于 2012-9-13 17:23:23

SCR ESD

lianaissmec · 发表于 2015-9-22 16:46:12

回复 4# andyjackcao
即使这样做也不一定行吧

albertyin · 发表于 2015-9-27 14:27:04

普通CMOS工艺达到这个目标很难. 本人最高在HHNEC工艺上做到过12kv.
如果芯片I/O较多, 可能性更低.

lyfztz · 发表于 2015-9-28 06:26:33

什么类型的产品啊，需要15K的HBM？

jackpeng75 · 发表于 2015-10-4 11:26:08

可用TVS以參考TI的TPD6E004拿來頂著用,看看會不會過spec.
再參考ESD用書或台灣柯P ESD paper 試看看
這個沒有捷徑...

账号		自动登录	找回密码
密码			注册

[求助] 15kv ESD电路设计问题？