设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout资料区 › 《集成电路版图LAYOUT设计与Cadence》讲义

1 ... 11 12 13 141516 17 18 19 ... 57 / 57 页下一页

返回列表发新帖

楼主: wintoborn

[资料] 《集成电路版图LAYOUT设计与Cadence》讲义

发表于 2013-6-4 22:19:14 | 显示全部楼层

thanks,good

回复支持反对

发表于 2013-6-5 21:48:16 | 显示全部楼层

下来看看。。。。

回复支持反对

发表于 2013-6-8 00:27:48 | 显示全部楼层

回复 1# wintoborn

下来看看，好不好

回复支持反对

发表于 2013-6-8 08:54:00 | 显示全部楼层

回复 1# wintoborn

不错

回复支持反对

发表于 2013-6-12 15:00:32 | 显示全部楼层

goooooooooooood

回复支持反对

发表于 2013-6-15 08:30:18 | 显示全部楼层

谢谢分享啊

回复支持反对

发表于 2013-6-15 08:31:55 | 显示全部楼层

好资料，谢谢分享

回复支持反对

发表于 2013-6-15 10:27:41 | 显示全部楼层

不错，很好

回复支持反对

发表于 2013-6-20 11:25:17 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2013-6-20 13:33:15 | 显示全部楼层

这么贵的入门资料

回复支持反对

1 ... 11 12 13 141516 17 18 19 ... 57 / 57 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-16 04:48 , Processed in 0.135967 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表