设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › IEEE Standard for Standard Delay Format(SDF) for the ...

1 2 34 / 4 页

返回列表发新帖

楼主: zhjjg123

IEEE Standard for Standard Delay Format(SDF) for the Electronic Design Process

发表于 2011-12-31 14:34:32 | 显示全部楼层

标准的东西，好

回复支持反对

发表于 2013-7-20 16:41:20 | 显示全部楼层

user guide?

回复支持反对

发表于 2016-10-10 17:16:31 | 显示全部楼层

6666666666666666

回复支持反对

发表于 2019-3-8 10:50:23 | 显示全部楼层

下载学习一下

回复支持反对

发表于 2019-3-18 22:42:34 | 显示全部楼层

thanks

回复支持反对

发表于 2021-11-23 16:59:13 | 显示全部楼层

好东西！下载了！

回复支持反对

1 2 34 / 4 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 12:16 , Processed in 0.111988 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表