在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 8239|回复: 12

[解决] 求助一个可调延迟的反相器电路

[复制链接]
发表于 2012-7-21 22:44:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
本帖最后由 liny90626 于 2012-7-24 13:02 编辑

1.jpg 2.jpg

今天看论文看到一篇讲到了上述的这个电路...以及它对应的仿真曲线...从电路图上直观的看..数字信号开启的PMOS和NMOS管越多,对应充放电电流越强,应该延迟越短..可是为什么论文中给出的结论却正好是相反的呢...?
 楼主| 发表于 2012-7-21 23:37:21 | 显示全部楼层
自己顶起...希望大家能帮帮忙..
回复 支持 反对

使用道具 举报

发表于 2012-7-21 23:39:11 | 显示全部楼层
蓝色的那根not clock 是什么设定
回复 支持 反对

使用道具 举报

 楼主| 发表于 2012-7-21 23:47:00 | 显示全部楼层
回复 3# mcgrady

这个论文中没有提到,关于这个结果的描述如下:a combination of transistors are turned on. By variation of
the digital input bits, the delay can be increased and decreased.
Fig.5  shows the delay for different input bit vectors. For
reasons of clarity not all bit combinations are shown. The
other delays lie between the presented lines. This concept
ensures a controlled delay of the rising and falling edge that
corresponds to a time delay of the whole signal, as needed for
the trimming of the comparator.
我认为这个蓝色的可能表示未进行调节时的曲线(就是没有上面的一排PMOS和下面的一排NMOS)
回复 支持 反对

使用道具 举报

发表于 2012-7-21 23:57:40 | 显示全部楼层
我也感觉反的--!
看不出有什么玄机
回复 支持 反对

使用道具 举报

 楼主| 发表于 2012-7-22 09:39:45 | 显示全部楼层
再顶起...求助...我仿出来的结果也和这个不一样...不知道是因为管子大小取值的问题..还是说这个文章的问题..
回复 支持 反对

使用道具 举报

发表于 2012-7-22 14:15:18 | 显示全部楼层
这是我仿的结果
delay.bmp
回复 支持 反对

使用道具 举报

 楼主| 发表于 2012-7-22 17:42:06 | 显示全部楼层
回复 7# fishinger1999

我仿出来也是开启的管子越多,上升/下降时间越快...看来是文章弄错了可能
回复 支持 反对

使用道具 举报

发表于 2012-7-23 12:06:37 | 显示全部楼层
需要点怀疑精神啊
回复 支持 反对

使用道具 举报

发表于 2013-6-3 15:32:34 | 显示全部楼层
可以share一下这篇paper吗
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-10 13:02 , Processed in 0.123279 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表