设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Xilinx官方详解各种约束方法

12 / 2 页

返回列表发新帖

楼主: charles_lee

[原创] Xilinx官方详解各种约束方法

发表于 2012-7-24 14:28:12 | 显示全部楼层

xiexie kanyikan

回复支持反对

发表于 2012-7-24 14:28:45 | 显示全部楼层

看看先谢谢

回复支持反对

发表于 2012-7-24 18:55:53 | 显示全部楼层

这个要顶！

回复支持反对

发表于 2012-8-12 17:16:57 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2012-8-13 17:18:54 | 显示全部楼层

谢谢，看看~~~~~~~

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-7 22:45 , Processed in 0.115245 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表