在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: erizen

[资料] visio用于FPGA开发时的画时序图库

[复制链接]
发表于 2012-7-14 09:58:32 | 显示全部楼层
好东东啊,做论文时用
发表于 2012-7-14 11:14:32 | 显示全部楼层
好东西,毕业的时候来画图用
发表于 2012-7-16 12:56:22 | 显示全部楼层
很好,谢谢
发表于 2012-7-16 17:13:39 | 显示全部楼层
这货不错 下来看啊看!!!!呵呵!!!!
发表于 2012-7-16 19:07:33 | 显示全部楼层
试试,谢谢了
发表于 2012-7-16 20:27:59 | 显示全部楼层
好东西,多谢LZ
发表于 2012-8-6 09:28:47 | 显示全部楼层
下来看看
发表于 2012-8-6 13:38:49 | 显示全部楼层
谢谢,zhengyao
发表于 2012-8-6 13:39:30 | 显示全部楼层
thinks!!!!!!!!!!!
发表于 2012-8-6 14:35:06 | 显示全部楼层
省去自己画图的麻烦啊~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 22:53 , Processed in 0.109278 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表