设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 初学verilog的好资料，与视频处理及信号滤波想关的veril ...
123
返回列表 发新帖
楼主: supeipeitang

[资料] 初学verilog的好资料，与视频处理及信号滤波想关的verilog代码

[复制链接]
发表于 2016-5-15 15:44:48 | 显示全部楼层
谢了，还不错
回复 支持 反对

使用道具 举报

发表于 2016-5-17 13:43:47 | 显示全部楼层
感謝分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2016-5-22 18:20:03 | 显示全部楼层
感谢楼主分享
回复 支持 反对

使用道具 举报

发表于 2016-5-27 10:36:11 | 显示全部楼层
多谢分享
回复 支持 反对

使用道具 举报

发表于 2016-5-27 11:00:41 | 显示全部楼层
下载了，谢谢！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2016-6-3 00:19:31 | 显示全部楼层
新华医院！！！！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

szq187
发表于 2016-6-3 08:58:29 | 显示全部楼层
不要。。。。。。。。。。。。。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2018-6-30 21:21:04 | 显示全部楼层
学习学习
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-30 19:04 , Processed in 0.134354 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表